# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-340167

(43) Date of publication of application: 10.12.1999

(51)Int.CI.

H01L 21/285 H01L 21/203 H01L 21/301

// H01L 21/768

(21)Application number: 10-140984

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

22.05.1998

(72)Inventor: TAYA MASATOSHI


ONO TAKIO

**MURATA NAOFUMI** 

# (54) SEMICONDUCTOR DEVICE AND MANUFACTURE OF IT

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent stripping of a film due to insufficient coverage of a sputter film, by forming the contour of a side wall at a groove part formed in a chip region into a protrusion or recess. SOLUTION: At a groove part 1, the contours of counter side walls 1a and 1b are so formed as to comprise a recess or protrusion. Here, the recesses of the counter side walls 1a and 1b or the protrusions of them are made to face each other. On the wall surfaces of sides DE and BC of the side wall 1a of the groove part 1, a sputter film 5 is difficult to be formed as it is in the shade part of sputter. Meanwhile, sputter particles 4 are made incident on sides AB, CD, EF of the side wall 1a of the groove part 1, so a sputter film 5 is normally formed on the sides AB, CD, and EF, for good coverage. By reinforcing the side BC with the sides AB and CD of good coverage while the side DE with the sides CD and EF of good coverage, the stripping of film at the sputter film 5 is prevented.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

# ·(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平11-340167

(43)公開日 平成11年(1999)12月10日


(51)Int.Cl. 。 HO1L 21/285 21/203 21/301 // HO1L 21/768	F I H01L 21/285 S 21/203 S 21/78 L 21/90 A
	審査請求 未請求 請求項の数6 OL (全6頁)
(21)出願番号 特願平10-140984	(71)出願人 000006013 三菱電機株式会社
(22)出願日 平成10年(1998) 5月22日	東京都千代田区丸の内二丁目2番3号 (72)発明者 田矢 真敏 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
	(72)発明者 大野 多喜夫 東京都千代田区丸の内二丁目2番3号 三 変電機株式会社内
	(72)発明者 村田 直文 東京都千代田区丸の内二丁目2番3号 三 変電機株式会社内
	(74)代理人 弁理士 高田 守 (外1名)

### (54) 【発明の名称】半導体装置及びその製造方法

# (57)【要約】

【課題】 半導体デバイスの製造において、チップの内部あるいは周辺部におけるスパッタ膜のカバレージ不良に起因する膜剥がれを防止する。

【解決手段】 半導体基板10の表面においてチップ領域2を画する溝部1をこの溝部側壁の輪郭が凸部又は凹部を有するように形成し、その後、チップ領域2の表面から溝部1の内面に連続してスパッタ膜5を形成し、溝部1の外側に沿って半導体基板をダイシングする。



20

### 【特許請求の範囲】

【請求項1】 半導体ウェーハの主面に形成されたチッ ブ領域と、上記チップ領域に形成された溝部と、上記チ ップ領域の表面から上記溝部の内面に連続して形成され たスパッタ膜を備えるものにおいて、上記溝部の側壁の <u>輪郭が凹部ま</u>たは凸部を有するように形成されたことを 特徴とする半導体装置。

【請求項2】 半導体ウェーハの主面に形成されたチッ プ領域と、上記チップ領域の外周を画する溝部と、上記 チップ領域の表面から上記溝部の内面に連続して形成さ 10 れたスパッタ膜を備えるものにおいて、上記溝部の側壁 の輪郭が凹部または凸部を有するように形成されたこと を特徴とする半導体装置。

【請求項3】 上記溝部の一方の側壁の凹部または凸部 が、対向する他方の側壁の凹部または凸部と交互に位置 するように形成されたことを特徴とする請求項1または 2に記載の半導体装置。

【請求項4】 上記溝部の一方の側壁の凸部が、対向す る他方の側壁の凹部に入るように形成されたことを特徴 とする請求項3に記載の半導体装置。

【請求項5】 上記凹部または凸部の平面形状が、矩 形、三角形または円形の部分形状であることを特徴とす る請求項1ないし4のいずれかに記載の半導体装置。

【請求項6】 半導体基板の表面においてチップ領域を 画する溝部をこの溝部側壁の輪郭が凸部又は凹部を有す るように形成する工程と、上記チップ領域の表面から上 記溝部の内面に連続してスパッタ膜を形成する工程と、 上記溝部の外側に沿って上記半導体基板をダイシングす る工程とを含むことを特徴とする半導体装置の製造方 法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、半導体ウェーハ のチップ領域に形成される溝部の形状を改善した半導体 装置あるいはチップ領域の外周を画する溝部の形状を改 善した半導体装置及びその製造方法に関するものであ る。

#### [0002]

【従来の技術】図5は、従来の半導体製造方法の過程に おける半導体ウェーハの要部を示す断面図であり、図5 (a) はウェーハ中央部に形成された溝部の断面図、図 5 (b) はウェーハ周辺部に形成された溝部の断面図、 図5 (c) はウェーハ周辺部におけるスパッタ膜の膜剥 がれ状況を模式的に示す断面図である。図5において、 1は半導体ウェーハ10において形成された溝部、4は スパッタ膜の形成時にスパッタされるスパッタ粒子、5 はチップ領域2の表面から溝部1の内面にかけて連続し て形成されたスパッタ膜、6は層間絶縁膜を示す。

【0003】ウェーハ10の中央部における溝部1のパ

膜5が形成されるが、ウェーハ10の周辺部では、図5 (b) に示すように斜めに入射するスパッタ粒子5が多 くなり、側壁1a,1bのスパッタ膜厚に偏りが生じ る。その結果、スパッタ膜5の薄い部分がストレス等に 対して弱くなり、図5 (c) に示すように、膜剥がれを 生じやすくなる。すなわち、スパッタ膜のカバレージ (coverage) 不良、あるいは被覆性の不良に起因する 膜はがれを生じやすくなる。

2

【0004】図6は、半導体ウェーハ上のチップ領域と このチップ領域の外周に形成された溝部とを説明するた めの図であり、図6 (a) は半導体ウェーハの一部平面 図、図6(b) その溝部の断面図である。図6におい て、チップ領域2はその外周を溝部1によって区画され ている。3はダイシングラインである。半導体ウェーハ 10の表面は、縦横のダイシングライン3によって区分 され、各区分がチップ領域2とされ、チップ領域2とダ イシングライン3の境界に溝部5が形成されている。

【0005】図6(b)は、この溝部の断面形状を示し ている。この例では、半導体ウェーハ10の上に、溝部 1を形成してスパッタ膜5が施された層間絶縁膜6が3 層に形成されている例を示している。また、7は第1メ タル層、8は第2メタル層、9はフィールド絶縁膜を示 す。半導体ウェーハ10は、チップ領域2に半導体回路 を形成した後、ダイシングライン3に沿ってダイシング され分割される。チップ領域2を取り巻く溝部1のバタ ーンは、ダイシングの際、クラックがチップ2内部に及 ぶのを防ぐ為に設けるものである。したがって、図6 (b) に示すように、各層間絶縁膜6ごとに形成され る。

【0006】このように従来の半導体ウェーハにおいて は、チップ領域2を囲む溝部1は直線状に形成され、そ の対向する側壁も平面図でみれば直線状であった。この ような直線状の溝部パターンでは、図5で説明したよう なスパッタ膜5の膜剥がれが非常に起りやすいと考えら れる。

#### [0007]

【発明が解決しようとする課題】この発明は上記のよう な問題点を解決する為になされたものであり、スパッタ 膜のカバレージ不良に起因する膜剥がれを防止できる半 導体装置およびその製造方法を提供するものである。

#### [0008]

【課題を解決するための手段】この発明の半導体装置 は、半導体ウェーハの主面に形成されたチップ領域と、 上記チップ領域に形成された溝部と、上記チップ領域の 表面から上記溝部の内面に連続して形成されたスパッタ 膜を備えるものにおいて、上記溝部の側壁の輪郭が凹部 または凸部を有するように形成されたことを特徴とする ものである。

【0009】また、この発明の半導体装置は、半導体ウ ターンには、図5(a)に示すように、均一にスパッタ 50 ェーハの主面に形成されたチップ領域と、上記チップ領

域の外周を画する溝部と、上記チップ領域の表面から上 記溝部の内面に連続して形成されたスパッタ膜を備える ものにおいて、上記溝部の側壁の輪郭が凹部または凸部 を有するように形成されたことを特徴とするものであ

【0010】また、この発明の半導体装置は、上記溝部 の一方の側壁の凹部または凸部が、対向する他方の側壁 の凹部または凸部と交互に位置するように形成されたこ とを特徴とするものである。

【0011】また、この発明の半導体装置は、上記溝部 10 の一方の側壁の凸部が、対向する他方の側壁の凹部に入 るように形成されたことを特徴とするものである。

【0012】また、この発明の半導体装置は、上記凹部 または凸部の平面形状が、矩形、三角形または円形の部 分形状であることを特徴とするものである。

【0013】また、この発明の半導体装置の製造方法 は、半導体基板の表面においてチップ領域を画する溝部 をこの溝部側壁の輪郭が凸部又は凹部を有するように形 成する工程と、上記チップ領域の表面から上記溝部の内 部に連続してスパッタ膜を形成する工程と、上記溝部に 20 沿って上記半導体基板をダイシングする工程とを含むこ とを特徴とするものである。

#### [0014]

【発明の実施の形態】以下、図面を参照してこの発明の 実施の形態について説明する。なお、各図において、同 一または相当する部分には、同一の符号を付してその説 明を簡略化もしくは省略する。

実施の形態1.図1は、この発明の実施の形態1によ る、チップ領域の内部あるいは外周に形成された溝部の パターンの形状を示す図であり、図1 (a) は溝部パタ ーンの平面図、図1 (b) ~図1 (d) はスパッタ膜の カバレージ (coverage) の状態を示す溝部5の各部の断 面図であり、図1 (b)、図1 (c)、図1 (d) はそ れぞれ図1 (a) のM-M'線、N-N'線、O-O' 線に沿った断面図である。

【0015】この図6に示すように、この実施の形態に おいては、溝部1は対向する側壁1 a, 1 bの輪郭が凹 部もしくは凸部を有するように形成されていることが特 徴である。これは、溝部1を上面から見たときに、側壁 の平面形状に凹部または凸部が形成されていると言って もよい。また、この実施の形態では、溝部1の対向する 側壁1a, 1bの凹部どうし、あるいは凸部どうしが対 向している。あるいは、溝部1の中心線に対して対称の 関係にあると言ってもよい。

【0016】このような溝部1は、必要に応じてチップ 領域の一部に形成されていても、またチップ領域の広い 範囲にわたって所要の位置に形成されていてもよい。代 表的な適用例は、図6に示したように、このような溝部 1が半導体ウェーハ10において、チップ領域を区画す る外周に方形の環状に形成されている場合である。

【0017】このような溝部パターンの効果について図 1を用いて説明する。例として図1 (a) の溝部パター ンがウェーハ周辺にあり、図1 (b) に示すような向き のスパッタ粒子4の入射が多くなる場合を考える。この 場合、ウェーハ中心は紙面右又は左方向になり、ここで は仮に紙面左方向にウェーハ中心があるものとする。こ のとき、図1 (a) におけるM-M 断面である図1

(b) や、N-N'断面である図1 (c) からわかるよう に、図1 (a) における溝部側壁1aの辺DE、BCの壁 面には、スパッタの影部分になるため、スパッタ膜5が 形成されにくくカバレージ (coverage) が悪くなる。

【0018】一方、図1(a)における0-0°断面であ る図1 (d) に示すように、溝部側壁1aの辺AB,CD,EF にはスパッタ粒子4が入射する為、辺 AB,CD,EF は正常 にスパッタ膜5が形成される。従って、カバレージ (co verage) の悪い 辺BCをカバレージのよい辺AB,CDで補 強し、また、カバレージの悪い辺DEをカバレージのよい 辺CD, BFで補強することによって、スパッタ膜5の膜剥 がれを生じにくくすることができる。また、紙面右方向 にウェーハ中心がある場合も同様であり、溝部側壁1b の辺HI を辺GH, IJで補強し、辺JKを辺IJ, KLで補強する ことができる。両側の側壁1a,1bの輪郭形状に凸部 を設けてあるのはこの為である。

【0019】ここで、図1(a)に示すように、溝部側 壁の凸部および凹部の形状を、凸部の幅をd1、凹部の 幅をd2、凸部の奥行きをd3、対向する側壁1a,1 bの最小間隙をd4とすると、d1,d2,d3,d4 のそれぞれの長さや比はこの図に示したようなものに限 らず様々であるが、例えば、d1=d2=d3=d4= 0. 4μm等である。また、スパッタ膜5に用いる材料 としては、一例としてはTiN/Ti=1000/200A等が挙げ られる。

【0020】図2は、この発明の実施の形態による、チ ップ領域を区画する溝部のパターンの他の形状を示す図 であり、溝部パターンの平面図を示している。図2

(a)では、直線状の溝部1の両方の側壁1a,1bに 半円形あるいは半楕円形の凹部あるいは窪みが形成され ている。図2(b)では、直線状の溝部1の両方の側壁 1 a, 1 b に三角形の二辺からなる形状の凹部あるいは 窪みが形成されている。このように、溝部1の側壁に形 成される凹部または凸部は、方形に限らず円形や三角形 でも同様の効果が得られる。要は、スパッタ粒子の入射 方向に対して垂直ではなく、平行となる成分を有すれ ば、それに応じてスパッタ膜が形成され、膜剥がれ防止 の効果を生じる。

【0021】次に、上記のようなチップ領域を区画する 溝部が応用される半導体装置の製造方法の概略について 説明する。先ず、半導体ウェーハ上にチップ領域を形成 する。そして、このチップ領域にトランジスタなどの能 50 動素子や抵抗などの受動素子を形成し、所望の回路を形

成する。次に、この回路を層間絶縁膜によって覆う。次に、この層間絶縁膜に層間を接続するためのバイアホール(viaホール)を開口するために、所定のバターンを有するフォトレジストマスクを形成する。

【0022】以上は、通常の半導体デバイス形成のプロセスであるが、この実施の形態では、フォトレジストマスクの形成時に、チップ領域の外周に図1で示したような溝部を形成するためのバターンを形成する。すなわち、バイアホール開口用と同時に、溝部開口用のレジストバターンを形成する。

【0023】次に、エッチングによりホールを開口すると同時に、溝部バターンをエッチングしてチップ外周に溝部を形成する。その後に、チップ領域の表面から溝部の内面に連続するスパッタ膜を形成する。さらにその後、タングステン CVD等によりホール及び溝部を埋め込み、これをエッチバックしてメタル配線を形成する。

【0024】以上が、多層に形成される半導体装置の一層の形成の概略プロセスである。このプロセスをメタル配線総数に応じて繰り返す。必要な層数の積層を終了後に、全体にバッシベーション膜を形成する。しかる後に、ダイシングラインに沿って半導体ウェーハをダイシングし、複数のチップを得る。このチップを実装して半導体装置を得る。

【0025】以上のとおりであるが、さらにこの半導体装置の製造方法を次のように要約することができる。すなわち、先ず、半導体基板の表面においてチップ領域を画する溝部をこの溝部側壁の輪郭が凸部又は凹部を有するように形成する。その後に必要なプロセスを経た後、チップ領域の表面から溝部の内部に連続してスパッタ膜を形成する。さらにその後、必要なプロセスを経た後、溝部に沿って半導体基板をダイシングし、複数のチップを得る。なお、この実施の形態を適用できる機種は、例えばDRAM、SRAM、ロジック品種等各種の半導体装置に及ぶものであり、限定されるものではない。

【0026】実施の形態2.図3は、この発明の実施の 形態2による、チップ領域に形成された溝部、あるいは チップ領域の外周を区画するように形成された溝部のパ ターンの形状を示す図であり、溝部パターンの平面図で ある。この実施の形態では、対向する溝部側壁の凹部と 凸部の位置関係がずれており、一方の側壁の凹部の位置 は、他方の側壁の凸部が対応して位置している。これ は、一方の側壁部の凹部または凸部が、対向する他方の 側壁部の凹部または凸部と交互に位置するように形成さ れていると言ってもよい。

【0027】このような溝部パターンによっても、実施の形態1と同様の効果が得られる。さらに、これらの溝部パターンにタングステン等を CVD 法によって埋め込む場合、実施の形態1では図1(a)の点Pの部分は近接する溝部側壁が少なくなり、CVD法の原理上埋め込みにくくなることが予想される。これに対し、実施の形態 50

2では近接する側壁があるので、このような埋め込みの 点で有利である。

【0028】実施の形態3. 図4は、この発明の実施の 形態3による、チップ領域に形成された溝部、あるい は、チップ領域の外周に形成された溝部のパターンの形 状を示す図であり、溝部パターンの平面図である。この 実施の形態では、溝部1は蛇行して形成されている。あ るいは、溝部1の一方の側壁の凸部が、対向する他方の 側壁の凹部に入るように形成されていると言ってもよ 10 い。

【0029】このような溝部パターンによっても、実施の形態1と同様の効果が得られる。さらに、これらの溝部パターンにタングステン等を CVD 法によって埋め込む場合、溝部のどこにおいても近接する側壁があるので、埋め込みの点で有利である。

#### [0030]

20

【発明の効果】以上説明したように、この発明によれば、半導体基板の表面においてチップ領域の中に溝部を形成し、かつこの溝部側壁の輪郭が凸部又は凹部を有するように形成するので、半導体装置の製造において、半導体ウェーハの表面に形成したスパッタ膜の膜剥がれを生じにくくする効果がある。これにより、半導体装置製造の歩留まりの向上と、得られた半導体装置の性能の安定化を図ることができる。

【0031】また、この発明によれば、半導体基板の表面においてチップ領域を区画する外周に溝部を形成し、かつこの溝部側壁の輪郭が凸部又は凹部を有するように形成するので、半導体装置の製造において、半導体ウェーハの表面に形成したスパッタ膜の膜剥がれを生じにくくする効果がある。また、半導体ウェーハを複数のチップにダイシングする際、クラックがチップ内部に及ぶのを防ぐとともに、スパッタ膜の膜剥がれを生じにくくする効果がある。これにより、半導体装置製造の歩留まりの向上と、得られた半導体装置の性能の安定化を図ることができる。

#### 【図面の簡単な説明】

【図1】 この発明の実施の形態1による、チップ領域 の内部あるいは外周の溝部パターンの形状例を示す図。

【図2】 この発明の実施の形態1による、チップ領域 外周の内部あるいは外周の溝部パターンの他の形状例を 示す図。

【図3】 この発明の実施の形態2による、溝部パターンの形状を示す平面図。

【図4】 この発明の実施の形態3による、溝部パターンの形状を示す平面図。

【図5】 半導体ウェーハの溝部バターンにスパッタ膜を形成したときの断面図。

【図6】 半導体ウェーハのチップ領域をダイシングライン沿いの溝部パターンを示す図。

### 【符号の説明】


1 溝部、 1a, 1b 側壁、 2 チップ領域、 3 ダイシングライン、 4 スパッタ粒子、 5 ス パッタ膜、 6 層間絶縁膜、 7 第1メタル、


第2メタル、 9 フィールド酸化膜、 10 ウェ


【図1】


【図2】


【図3】














【図4】



【図6】

